Overview on ESD protection design for mixed-voltage I/O interfaces with high-voltage-tolerant power-rail ESD clamp circuits in low-voltage thin-oxide CMOS technology
Ming-Dou Ker, Wei-Jen ChangТом:
47
Рік:
2007
Мова:
english
Сторінки:
9
DOI:
10.1016/j.microrel.2006.03.012
Файл:
PDF, 729 KB
english, 2007